Görüntü İşleme

Yaklaşık 1 ay önce yeni konularla ilgili yazacaklarımdan bahsetmiştim. Yazı yazmaya vakit bulduğum bu haftasonunda görüntü işleme üzerine birşeyler yazmak istiyorum.

Başta görüntü işleme nedir vb. gibi klasik bir yazıyla konuya girmeyi düşündüm fakat bu tarz temel konuların internette bolca bulunduğunu gördükten sonra ben daha çok bu alanı irdelemek isteyen bir insan için google arama kelimeleri vermek istiyorum. Böylece aşağıda vereceğim anahtar kelimeler sayesinde daha kolay bir şekilde ilgili konularda temel bilgiye sahip olunabilecek. Eğer görüntü işlemede yeniyseniz aşağıda vereceğim anahtar kelimeleri sırasıyla aratmanızı tavsiye ediyorum.

Yeni yazılar

Başlıktan da anlaşılacağı gibi şu sıralar yeni şeyler öğrenirken yeni yazılar yazmak için vakit kolluyorum. Bu aralar görüntü işleme ve Matlab Gui ile ilgili çalışmalar yapıyorum. Bu çalışmalarımı toparlayıp, düzenledikten sonra buradan sizinle paylaşmaya çalışacağım. Herkese iyi çalışmalar 😀

VHDL ile Karaşimşek Uygulaması

“Yapa yapa karaşimşek mi yaptın biz onu pic le de yapıyoduk” dediğinizi tahmin edebiliyorum fakat bu işlerde basit şeyler yapılmadan olmuyor. İşte kodlar:

VHDL ile Multiplexer

VHDL ile yazdığım 2 girişli multiplexer kodu aşağıdaki gibidir. Multiplexer için buradan↑ bilgi alabilirsiniz.

library ieee;
use ieee.std_logic_1164.all;

entity mux is
	Port ( s, i0, i1 : in bit; o : out bit);
end entity;

architecture islem of mux is
begin
	Process( s, i0, i1)
	begin
		case s is
			when '0' =>         --s=0 icin
				o <= i0;
			when '1' =>         --s=1 icin
				o <= i1;
		end case;
	end Process;
end architecture islem;

VHDL ile ‘and’ Kapısı

VHDL ile yazdığım 2 girişli and (ve) kapısı kodu aşağıdaki gibidir.

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity and_gate is
	Port(	data0	: in	STD_LOGIC;     --bu bölümde data0, data1 isimli
		data1	: in	STD_LOGIC;     --girişleri, out0 isimli çıkışı
		out0	: out	STD_LOGIC);    --bulunan bir modül tanımlanmıştır.
	end and_gate;

architecture Behavioral of and_gate is
	begin                                  --burada data0 ve
		out0<=data0 and data1;         --data1 and işlemi yaparak
	end Behavioral;                        --sonuç out0 yapılmıştır

VHDL dilinde temel kodları paylaşmaya devam edeceğim.  Bir süre sonra bir üst seviye kodlara geçeceğiz.

VHDL Nedir?

VHDL donanım tanımlama dillerinden biridir. Bu programlama dili 1980’lerden beri kullanılmakta olup sürekli geliştirilmiş ve IEEE tarafından da standart olarak kabul edilmiştir.

VHDL’in açılımı Very High Speed Integrated Circuit Hardware Description Language şeklindedir.

VHDL iki amaç için kullanılır. Sentezleme  FPGA’e  yüklenecek kodu oluşturmak için, Simülasyon ise FPGA’e yüklenecek kodun simülasyonunu yapmak için kodlanır.

Ayrıntılı bilgiye buradan↑ ulaşabilirsiniz.

Tekrar Merhaba

Siteyi açtıktan uzun bir süre sonra yazmaya başlıyorum. Yaz tatilinin gelmesiyle birlikte bilgi birikimim her geçen gün artıyor ve bu bilgileri bu blogdan sizlerle paylaşmayı istiyorum. Bugünden itibaren bir süreliğine VHDL ile ilgili yazılar ve çoğunlukla temel örnekler paylaşacağım.

Sorularınız vb. şeyler için ” electronious1@gmail.com ” adresine mail atabilirsiniz.

Merhaba Dünya

sitemi kurdum ve artık yazmaya başlıyorum. herkese merhaba …